大日本印刷（株）は、半導体の回路パターンの形成に使用するナノインプリントリソグラフィ向けに、1.4ナノメートル（1nm＝10億分の1メートル）世代相当のロジック半導体にも対応可能な、回路線幅10nmのテンプレート（型）を開発した。今回開発した線幅10nmのNIL用テンプレートは、NAND型フラッシュメモリーに加え、スマートフォンやデータセンターなどで使用される最先端ロジック半導体の微細化ニーズに応える。

　近年、多様な機器の高性能化にともない、先端半導体では一層の微細化が求められており、EUV（Extreme Ultra-Violet：極端紫外線）リソグラフィによる生産が進んでいる。一方で、生産ラインの構築や露光工程に比較的多くのコストや電力が必要となるため、製造コスト削減と環境負荷低減の両立が急務となっていた。DNPは2003年から、回路パターンを刻んだテンプレートを基板に直接圧着して転写することで、露光工程の電力消費量を抑制できるNIL用テンプレートを開発し、独自のノウハウを蓄積してきたが、今回、EUVリソグラフィの一部工程の置き換えや、EUVリソグラフィの生産プロセスを持たない顧客のニーズに対応し、先端領域のロジック半導体の製造を可能にする回路線幅10nmのNIL用テンプレートを開発した。DNPは、このテンプレートの供給を通じて、顧客の半導体製造プロセスの選択肢を拡大し、製造コスト削減と環境負荷低減の両立につなげていく。